The PLL is fully integrated onto TSMC 0.25um CMOS process to achieve wide operating frequency, low power and especially low jitter performance.

 
  • 本論文所提出的鎖相迴路是用臺灣積體電路公司0.;25微米互補式金氧半導體制程設計來(lái)達到工作頻率范圍廣,低功率,特別是低相位抖動(dòng)的特性。
今日熱詞
目錄 附錄 查詞歷史
国内精品美女A∨在线播放xuan