BBL Back-side Bus Logic. Logic for interface to the back-side bus for accesses to the internal unified level two processor cache.

 
  • 后端總線(xiàn)邏輯。訪(fǎng)問(wèn)內部統一二級處理器緩存的后端總線(xiàn)接口邏輯。
今日熱詞
目錄 附錄 查詞歷史
国内精品美女A∨在线播放xuan