A high-speed 16bits*16bits multiplier has been developed, which introduces Modified Booth Arithmetic (MBA), Wallace Tree and 4:2 Compressor, Pseudo 4:2 Compressor and Square Root Carry-Select Adder.
英
美
- 根據承擔的科研項目的需要實(shí)現了高速16bits×16bits的乘法器，采用華東師范大學(xué)碩士論文高速可配置基2 FFT處理器的FPGA實(shí)現研究了修正布斯編碼、華萊士壓縮樹(shù)，4:2壓縮器和偽4:2壓縮器，平方根求和等新型結構。
